Public
- Public
- Network
- Groups
- Popular
- People

Untitled attachment

Download link

Untitled attachment
https://mstdn.glorificatio.org/system/media_attachments/files/000/211/091/original/e4c5e68a59b7bf78.png

Notices where this attachment appears

IdleTime (spinlock@mstdn.glorificatio.org)'s status on Thursday, 16-Aug-2018 02:17:00 JST IdleTime

先日公開の演算器設計図(商用)をVivadoで実装してみた。はじめてなので全く保証できないが演算器の最大周波数からRSA 2048の性能を算出した。2011年のIEEE(広島大)論文ではDSP1個で277ms(447MHz)。僕はDSP90個で3.2ms(125MHz)。90個で約86倍。かなり高効率に並列化された感じ。実際に製品化できることを期待！
図はXilinxのFPGA、DSP48E1が90個並んでいる

In conversation Thursday, 16-Aug-2018 02:17:00 JST from mstdn.glorificatio.org permalink