Conversation

Notices

1. blank???? (blank71@fedibird.com)'s status on Monday, 30-Jan-2023 18:58:59 JST blank????

   my new gear ...

   • blank???? (blank71@fedibird.com)'s status on Monday, 30-Jan-2023 18:59:03 JST blank????

     in reply to

     VisionFive 2 - open source quad-core RISC-V dev board by StarFive Tech — Kickstarter https://www.kickstarter.com/projects/starfive/visionfive-2

   • blank???? (blank71@fedibird.com)'s status on Monday, 30-Jan-2023 18:59:25 JST blank????

     in reply to

     しかし、どう扱うか知識がない。

   • まんじゅ（´ん｀）@現世社会的アウター (manzyun@fedibird.com)'s status on Monday, 30-Jan-2023 19:08:08 JST まんじゅ（´ん｀）@現世社会的アウター

     in reply to

     @blank71 (ごく個人の感覚に基く)お手軽な方法としては、
     「gccなどでRISC-V向けの実行ファイルを書き出して遊ぶ」
     という扱い方があるかなと：
     https://github.com/riscv-collab/riscv-gnu-toolchain

     もしくはISAを読んでアセンブラから入るのも良いのかと。

   • blank???? (blank71@fedibird.com)'s status on Monday, 30-Jan-2023 19:42:02 JST blank????

     in reply to

     • まんじゅ（´ん｀）@現世社会的アウター

     @manzyun ありがとうございます。32 bit RISC-V アセンブラは勉強したので 64 bit に挑戦したいですね！